领域动态

Dynamics

你现在的位置:首页 > 领域动态 > 科技动态

中科院电工所研发出高功率密度的碳化硅电机控制器

The Institute of Electrical Engineering of the Chinese Academy of Sciences has developed a high-power density silicon carbide motor controller

作者:本站  来源:转载  浏览:298  发布时间:2024-05-16

       近年来,新能源车对碳化硅(SiC)MOSFET的采用已成为不可忽视的趋势,成为未来十年新能源车辆功率电子学的主题,如何从电气和散热角度最大程度地提升材料和空间利用率,实现新能源车控制器的高功率密度成为一项重要研究内容。
       中科院电工研究所基于SiC MOSFET分立器件并联设计了一款可实现良好动静态均流的高功率密度电机控制器,设计了一种新型的电子系统结构,并提出了一种能动态平衡并联MOSFET电流的高抗扰驱动电路以及可实现低寄生电感、大电流以及高散热的适合分立器件并联应用的新型印制电路板(PCB)叠层母排设计方法。
       功率实验结果表明,设计的分立器件并联控制器并联均流效果好、散热好、功率密度高,在风冷的条件下,实现了效率最高为99.5%,功率密度为60 kW/L,可应用到新能源整车系统中。

研究背景
       随着技术的进步,SiC MOSFET已经可以满足电气传动、新能源等高效的电气传输需求,然而SiC模块的售价过高,这阻碍了开发更加经济实惠的电力驱动系统。与传统的功率模块不同,分离器件的制造技术更加先进,其制造精度更高,而且生产效果更好,另外,采用分离器件的并联技术,不仅可以灵活增加或减少器件的数量,还可以根据需要调整器件的参数,从而提供更加灵活的功率拓扑,进而有利于实现更高的功率密度。
       但是,并联电路回路中寄生参数比较复杂,分布难免出现不对等的现象。SiC MOSFET的开关速度较高,因而极易在开关过程中电压与电流产生振荡比较严重的现象,而相比于IGBT来说,会给系统带来更严重的电流负载不均衡问题。当输出负载不均衡时,将会形成各种损耗、应力和短路问题,不仅会严重干扰系统的正常工作,还可能会增加系统故障的风险,因此缩短了其实际使用期限。

论文所解决的问题及意义
       分立式SiC MOSFET器件并联系统设计需要克服的主要问题有高功率密度下的多功率器件并联均流问题、低杂感叠层母排设计问题、大电流的承载问题和大功率的散热问题等。目前针对器件并联后可能出现的动静态电流不均衡的问题,虽然进行了大量研究,但都存在各种弊端,大多方法需要额外增加一些体积较大的部件,增大了系统复杂度的同时,降低了系统的可靠性及功率密度,而且不能进行大规模的推广使用。此外,关于SiC功率模块的叠层母排如何进行设计的文献有一些,然而,适用于分立SiC MOSFET器件并联的叠层母排的设计方法,还没有详细的文献研究。
       基于分立器件并联的叠层母排的设计,除了考虑降低回路的杂感以外,各并联回路之间的阻抗对称也是需要重点考虑的要素。这是因为叠层母排如果结构不对称,必然会带来寄生阻抗的不对称,进而使并联器件之间电流不均衡。不均衡的电流会出现各种损耗、应力以及短路问题,迫使整个系统降额运行。

论文方法及创新点
(1)控制器电气结构设计
       为了从电气和散热角度最大程度地提升材料和空间利用率,整个系统实现了功率模块、驱动电路、电容与母排的协同设计。为了减小功率回路的耦合电容与杂散电感,并实现并联器件对称的功率回路,采用了多叠层的圆形PCB结构来实现低感叠层母排。
       直流侧支撑电容采用多只并联形式,焊接在功率板上,通过覆铜层连接到各个并联功率模块的相应管脚上,以减小等效电感和等效电阻;功率板与电机三相交流输出端采用铜柱连接,实现电气和机械结构复用,同时起到支撑电路板的作用;为了节省空间,采用了PCB级电流传感器,且传感器位于功率板上;功率模块均匀布置于圆筒形铝壳内壁加工出的凸台上,通过螺钉与安装面固定并进行散热。
       最终设计的分立器件的高功率密度控制器的电气结构布局如图1所示。控制电路板、驱动电路板和功率电路板均设置为了圆形,且为上下三层的结构,控制板的直径只有72 mm,驱动板与功率板直径相同,均为88mm,板子形状为圆形,有利于分立器件的对称布局,进一步有利于均流。

图1 控制器电气结构布局
       小体积的电路设计节省了系统空间的同时,也有利于降低驱动回路寄生电感。高功率密度的电路板增强了整个电子系统的集成度,最终提升了控制器的效率。控制器电子系统结构如图2所示,控制器实物图如图3所示。

图2 控制器电子系统结构

图3 控制器实物图

(2)并联驱动电路设计
       并联驱动电路原理框图如图4所示。为了实现并联均流,两并联的SiC MOSFET管共用一个驱动芯片和推挽放大电路,除了共用一个门极驱动电阻R0以外,每个SiC MOSFET管还有各自独立的开通电阻Rg1(Rg3)与关断电阻Rg2(Rg4),使每个SiC MOSFET管的门极电压可以独立地开通与关断,保证了在每个SiC MOSFET管的门极阈值电压有差异的情况下也可实现同时开关。
兼顾面积、功率、散热等因素,选择了采用磁性元件平衡回路阻抗特性的方法,保证并联等效阻抗相同。因此,在并联SiC MOSFET管的开通电阻与关断电阻的后面分别串联了一个铁氧体磁珠Lg1与Lg3,同时也可以抑制SiC MOSFET栅极回路中快速开关引起的振铃。
       磁珠特有的高频电阻和低频感抗特性,可以很好地捕捉和消除高频噪声,但其存在的微小电感量对脉冲前沿有一定的影响。阻抗值大的铁氧体磁珠对信号的高次谐波抑制作用好,但对脉冲信号的上升沿延迟却较大。为了实现脉冲上升沿延迟小并且高频抑制作用强,可按电感的暂态特性来计算选择所需磁珠的阻抗值。

图4 并联驱动电路原理框图
       除了在电路上采取均流的措施外,驱动回路布局上也采用了物理上减小并联杂感的方法,最终的驱动板PCB布局如图5所示,12个MOSFET管均匀地分布于圆形的驱动板上,两个并联的MOSFET管在布局时均满足从每个管的栅极到驱动器(驱动芯片加推挽芯片)的输出以及从栅极返回到驱动器的路径严格做到对称,并且驱动器应放置位于两个并联MOSFET管的栅极引脚中心,如图6所示,而不是放在两个并联MOSFET的物理位置的中间。

图5 驱动板PCB布局

图6 并联驱动PCB设计要点

(3)PCB母排设计
       为了实现控制器的高功率密度,PCB母排上实现了并联MOSFET管、电流传感器、放电电阻、直流电容以及交直流端子的一体化设计。不同PCB母排形状、器件连接方式以及电容布局的差异性,均会产生不同的叠层母排结构。图7为设计的新型PCB母排结构示意图,真正实现了小型化、高功率密度与布局对称。

图7 PCB母排结构
       该设计从减小母排总自感、增大母排总互感,具有最大功率密度及物理均流特性的角度出发,实现了一种新型的PCB叠层母排结构。PCB母排形状为直径8 cm的圆形,极小的尺寸有利于减小母排的自感,圆形的布局可以更好地保证元器件的对称性,有利于均流。
       PCB母排由垂直多回路的多组PCB叠层组成,单组叠层由母线正与母线负组成,该结构有利于增大互感,减小杂感。母排的顶层和底层均具有直流和交流走线的金属开窗,如图8所示。可以焊接不同厚度的不规则形状的金属片或金属条,既起到扩流、满足承载最大电流的同时,又可以达到良好的散热效果。

图8 PCB母排实物

(4)实验验证
       为了验证系统的均流特性以及在母线电压600 V下的开关性能,对电子系统进行了双脉冲测试。测试条件为母线电压600 V,最大负载电流120 A,双脉冲测试整体波形如图9所示。

图9 并联器件600V/120A下均流测试波形
       为了验证控制器性能,进行了一系列功率实验。分立器件并联SiC 控制器在风冷、600 V母线条件下,实现了输出峰值功率40 kW、输出电流有效值62 A的实验工况,控制器的功率密度达到了60 kW/L。图10为控制器功率实验平台,图11为并联SiC MOSFET控制器功率实验数据。

图10 控制器功率实验平台

图11 40kW实验数据
       在风冷强制对流散热、母线电压600V和开关频率10kHz条件下测量了控制器在不同转速(3000~7600 r/min)、不同峰值电流(0~88 A)下的效率曲线,其中最高转速7600 r/min下控制器达到了峰值功率40kW。控制器的效率曲线如图12所示,控制器最高效率达到99.5%。

图12 控制器的效率曲线

结论
       本文基于SiC MOSFET分立器件并联设计实现了一种高功率密度电机控制器,为了从电气和散热角度最大程度地提升材料和空间利用率,实现高功率密度以及分立器件的良好动静态均流,设计了一种新型的电子系统结构,并提出了一种能动态平衡并联MOSFET电流的高抗扰驱动电路以及可实现低寄生电感、大电流以及高散热的适合分立器件并联应用的新型PCB叠层母排设计方法。
       提出的电路及方法既有利于实现并联器件的动静态均流,又可以减小寄生电感造成的影响,还可以有效抑制负向串扰电压。对根据这些研究结果开发出来的碳化硅电机控制器,进行了双脉冲及功率实验。
       结果显示,新设计的分立器件并联控制器,均流性能好、散热性能强、功率密度大,并在风冷的条件下,达到了效率最高为99.5%、总功率密度为60 kW/L,为中国的新能源汽车及电机驱动器应用领域,积累了大量具有竞争力的生产技术和宝贵的开发经验。
       在下一阶段的工作中,将深入研究并联器件在更大功率密度下的均流电路设计,研究进一步降低PCB母排杂感的优化设计方法,并且深入研究在更紧凑空间环境下的电子系统和母排间的电气互联系统的高效散热措施。